Intel stellt XBM-Speicherkonzept vor: Alternative zu HBM4 mit UCIe-Anbindung

Intel arbeitet offenbar an einer neuen Speicherarchitektur für künftige Hochleistungsbeschleuniger. Ein jetzt veröffentlichtes Patent beschreibt XBM (Cross-Batch Memory) als mögliche Alternative zu HBM4. Ziel ist es, eine vergleichbare oder höhere Speicherbandbreite bei gleichzeitig geringeren Herstellungskosten und flexibleren Packaging-Optionen zu erreichen. Bislang handelt es sich allerdings ausschließlich um ein Patent – ein marktreifes Produkt wurde noch nicht angekündigt.

Gerade im KI-Sektor steigt der Bedarf an leistungsfähigem Speicher kontinuierlich. Während HBM derzeit den Standard für AI-Beschleuniger darstellt, suchen mehrere Hersteller nach Alternativen, die sich wirtschaftlicher fertigen lassen und gleichzeitig hohe Bandbreiten bieten.

XBM setzt auf UCIe und neues Speicherdesign

Laut Patent kombiniert Intel DRAM-Stacks mit einem UCIe-I/O-Baustein (Universal Chiplet Interconnect Express). Die Kommunikation soll dabei mit bis zu 32 GT/s erfolgen. Die eigentlichen Speicherwürfel besitzen laut Entwurf eine Kapazität zwischen 0,5 und 5 GB pro Die, während die Signalführung über einen Base-Die erfolgt.

Ein weiterer Unterschied gegenüber klassischen HBM-Lösungen liegt im internen Aufbau. Jeder Speicherkanal besteht aus zwölf Datenblöcken. Eine Konfiguration mit acht Speicherlagen (8-High) umfasst bis zu 96 Datenblöcke, eine 16-High-Ausführung sogar bis zu 192. Die Kanäle arbeiten dabei mit einer Frequenz von rund 2 GHz.

Backend-DRAM soll Platz und Bandbreite optimieren

Eine Besonderheit des Konzepts ist der Einsatz sogenannter Backend-DRAM-Zellen (1T1C). Dabei werden die Transistoren nicht wie üblich in der Frontend-Siliziumschicht gefertigt, sondern in den Metalllagen des Backend-of-Line-Prozesses (BEOL).

Dadurch soll mehr Fläche für Through-Silicon Vias (TSVs) und Datenverbindungen zur Verfügung stehen, was wiederum eine höhere Speicherdichte und größere Bandbreite ermöglichen könnte.

Wichtige Merkmale der XBM-Architektur

Zusätzlich beschreibt das Patent integrierte Selbsttests (BIST), Redundanzmechanismen, Ersatzkanäle sowie unterschiedliche Varianten mit oder ohne Base-Die. Dadurch soll sich XBM flexibel an verschiedene Chiplet- und Packaging-Konzepte anpassen lassen.

Intel arbeitet an mehreren HBM-Alternativen

XBM ist nicht das einzige Speicherkonzept, an dem Intel arbeitet. Bereits zuvor wurde mit ZAM (Z-Angle Memory) eine weitere Architektur vorgestellt, die ebenfalls als Alternative zu HBM entwickelt wird. Parallel verfolgen andere Unternehmen ähnliche Ansätze. Qualcomm etwa arbeitet mit High Bandwidth Cache (HBC) an einer eigenen Lösung, während einige KI-Plattformen zunehmend auf LPDDR-Speicher setzen, um Kosten und Verfügbarkeit zu verbessern.

Patent statt Produkt

Derzeit existiert XBM ausschließlich in Form eines Patents. Aussagen zu konkreten Leistungswerten oder Speicherkapazitäten macht Intel darin nicht. Schätzungen aus der Branche gehen zwar davon aus, dass XBM die Bandbreite aktueller HBM-Lösungen deutlich übertreffen könnte, diese Annahmen sind jedoch bislang nicht offiziell bestätigt.

Sollte Intel das Konzept tatsächlich zur Serienreife bringen, dürfte dies frühestens gegen Ende des Jahrzehnts geschehen. Bis dahin bleibt HBM voraussichtlich der dominierende Speicherstandard für leistungsstarke KI-Beschleuniger, während XBM zunächst als langfristige Zukunftstechnologie eingeordnet werden muss.

Der Beitrag Intel stellt XBM-Speicherkonzept vor: Alternative zu HBM4 mit UCIe-Anbindung erschien zuerst auf Hardware News.