AMD EPYC Venice mit Zen 6: Bis zu 192 Kerne im Stresstest – Engineering Samples und Plattform-Leaks im Überblick

AMD treibt die Entwicklung seiner nächsten Servergeneration mit Hochdruck voran. Erstmals sind Engineering Samples der kommenden EPYC-Venice-Prozessoren auf Basis der Zen-6-Architektur in öffentlichen Benchmark-Datenbanken aufgetaucht. Die Chips zeigen bereits in frühesten Teststadien beeindruckende Leistungswerte und geben einen konkreten Ausblick auf das, was AMD für das Rechenzentrum der Zukunft plant.

Was sind Engineering Samples – und warum sind sie relevant?

Engineering Samples, kurz ES, sind Vorserienexemplare eines Prozessors, die AMD intern und an ausgewählte Partner für frühe Tests ausliefert. Sie laufen in der Regel mit niedrigeren Taktraten als spätere Produktionsversionen und sind noch nicht für den Endverbraucher bestimmt. Dennoch liefern sie wertvolle Hinweise auf Architektur, Kernanzahl und frühe Leistungscharakteristika. Dass diese Chips nun auf OpenBenchmark.org aufgetaucht sind, deutet darauf hin, dass AMD die Validierungsphase aktiv vorantreibt und Venice näher an die Marktreife heranrückt.

Die Plattformen Congo, Kenya und Nigeria im Überblick

Der Leaker Olrak29_ auf X hat insgesamt sechs verschiedene Testergebnisse veröffentlicht, die auf drei unterschiedlichen AMD-Testplattformen basieren. Diese Plattformen tragen die Codenamen afrikanischer Länder und repräsentieren verschiedene Konfigurationsszenarien für den neuen SP7-Sockel.

• Congo (1P): Single-Socket-Plattform, getestet mit einem 192-Kern-Chip (8 CCDs + 2 IODs) und einem 64-Kern-Chip (2 CCDs + 2 IODs). Speicherkonfiguration: bis zu 8 × 64 GB DDR5-8000.
• Kenya (1P): Ebenfalls Single-Socket, getestet mit einem 128-Kern-Chip (4 CCDs + 2 IODs) und DDR5-8000-Speicher.
• Nigeria (2P): Dual-Socket-Plattform mit je zwei CPUs pro Setup – 64, 128 und 192 Kerne pro Chip. Im maximalen Ausbau: 384 Kerne und 768 Threads, 32 × 64 GB DDR5-8000 = 2 TB RAM.

Zen 6c und die neue CCD-Architektur: Mehr Kerne, weniger Chiplets

Ein zentrales Merkmal der Venice-Architektur ist die deutlich höhere Kerndichte pro CCD. Während AMD bei Zen 5 auf acht Kerne pro CCD in der Standardvariante und 16 Kerne in der kompakten Zen-5c-Variante setzte, zeigen die Zen-6-Leaks eine fundamentale Neugestaltung:

• 64-Kern- und 128-Kern-Modelle: 32 Kerne pro CCD (Zen 6c)
• 192-Kern-Modelle: 24 Kerne pro CCD bei 8 CCDs (möglicherweise deaktivierte Kerne)
• Standard-Zen-6-Kerne: voraussichtlich 12 Kerne pro CCD

AMD hat bisher keine offiziellen Details zu den Zen-6-CCDs veröffentlicht. Geleakte Informationen deuten jedoch darauf hin, dass die kompakten Zen-6c-Kerne in 32-Kern-CCDs untergebracht werden – eine Verdoppelung gegenüber Zen 5c. Damit schafft AMD die Grundlage für die angekündigten 256 Kerne im Flaggschiff-Modell mit nur acht CCDs. Zusätzlich soll der L3-Cache pro CCD auf 48 MB anwachsen, was die Datenversorgung der Kerne erheblich verbessert.

Frühe Benchmark-Ergebnisse: Venice schlägt Turin bereits im ES-Stadium

Trotz des frühen Entwicklungsstadiums liefern die Engineering Samples bereits aufschlussreiche Leistungsdaten. Die Ergebnisse stammen aus OpenBenchmark.org und sind mit Vorsicht zu genießen – finale Produktionschips werden deutlich höhere Taktraten und optimierte Firmware mitbringen.

Besonders der x265-Vorsprung von über 31 Prozent ist bemerkenswert und deutet auf erhebliche Verbesserungen bei der Vektorverarbeitung, AVX-512-Unterstützung und der Datenversorgung der Kerne hin.

Technische Eckdaten der Venice-Plattform (SP7)

Venice wird auf dem neuen SP7-Sockel laufen, der gegenüber dem aktuellen SP5-Sockel deutlich erweiterte Fähigkeiten mitbringt. AMD hat folgende Kerndaten offiziell bestätigt:

• Fertigungsprozess: TSMC 2 nm (N2) für CCDs, 3 nm für I/O-Dies
• Max. Kerne: 256 (Zen 6c) bzw. 96 (Zen 6) pro Sockel
• Speicherbandbreite: bis zu 1,6 TB/s pro Sockel (vs. 614 GB/s bei Turin)
• Speicherkanäle: 16 Kanäle pro Sockel (vs. 12 bei Turin)
• Speichertyp: DDR5-8000 (aktuell getestet), DDR5-12800 (Ziel)
• PCIe-Generation: PCIe 6.0 mit 128 Lanes pro Prozessor
• CPU-zu-GPU-Bandbreite: verdoppelt gegenüber Turin (für Instinct MI400X)
• Performance-Uplift: bis zu 70 % gegenüber EPYC Turin (laut AMD)

Venice im Kontext des Rechenzentrumsmarkts

Der Zeitpunkt der Venice-Entwicklung ist strategisch bedeutsam. Der globale Bedarf an Rechenleistung für KI-Training und Inferenz wächst exponentiell. Laut IDC soll der Markt für KI-Server bis 2027 auf über 150 Milliarden US-Dollar anwachsen. AMD positioniert Venice gezielt als Antwort auf diesen Bedarf und kombiniert hohe Kernzahlen mit massiver Speicherbandbreite.

AMD-CEO Lisa Su hat Venice als Meilenstein bezeichnet: „Venice extends our leadership across every dimension that matters in the data center.“ Die Aussage unterstreicht AMDs Anspruch, nicht nur bei der Kernanzahl, sondern auch bei Effizienz und Gesamtbetriebskosten führend zu sein. Venice wird gemeinsam mit den Instinct-MI400X-GPUs und Vulcano-FPGAs im Helios-Rechenzentrumsrack eingesetzt – AMDs integrierter Antwort auf NVIDIAs DGX-Systeme.

Im Vergleich zur Konkurrenz steht Intel mit seinem Xeon-6-Portfolio unter Druck. Während Intel mit dem Granite-Rapids-WS-Prozessor bis zu 86 Kerne bietet, plant AMD mit Venice bis zu 256 Kerne in einer einzigen CPU. Dieser Vorsprung bei der Skalierbarkeit ist besonders für Hyperscaler und HPC-Anwendungen relevant, bei denen parallele Verarbeitung entscheidend ist.

Venice, Verano und die beschleunigte AMD-Roadmap

AMD hat Venice offiziell für 2026 angekündigt, wobei der Fokus zunächst auf dem Rechenzentrumsmarkt liegt. Consumer-Varianten unter dem Codenamen Olympic Ridge sind bisher nicht terminiert. In der Vergangenheit hat AMD seine Consumer-Prozessoren vor den Serverchips eingeführt, doch diesmal könnte AMD die Reihenfolge umkehren, um von der starken Nachfrage im Rechenzentrumsbereich zu profitieren.

Für 2027 plant AMD bereits die Nachfolgegeneration EPYC Verano auf Basis der Zen-7-Architektur, was AMDs Strategie eines jährlichen Entwicklungsrhythmus unterstreicht – ähnlich wie NVIDIA mit seinen jährlichen GPU-Generationen. Venice ist damit nicht nur ein Produkt, sondern ein Baustein in einer beschleunigten Roadmap, die AMD langfristig an der Spitze des Servermarkts halten soll.