Intel Nova Lake-S: Leak deutet auf 44 statt 42 Kerne und mögliche bLLC-Modelle ohne K-Suffix

Eine einzelne Zahl hat in der Nova-Lake-S-Gerüchteküche eine kleine Kettenreaktion ausgelöst. Der bekannte Leaker Jaykihn notierte am 3. April 2026 auf X schlicht „42C -> 44C“ – und Tom’s Hardware ordnete den Hinweis anschließend ein: Die bislang gehandelte 42-Kern-Variante der kommenden Intel-Desktop-Plattform soll demnach auf 44 Kerne angehoben worden sein. Offiziell hat Intel dazu nichts gesagt, der Leak fügt sich aber bemerkenswert sauber in das bisherige Nova-Lake-S-Bild ein.

Was sich geändert hat – und warum das mehr als Kosmetik ist

Nach bisherigem Stand sollte die fragliche Dual-Tile-SKU aus 14 Performance-Kernen, 24 Effizienzkernen und 4 Low-Power-E-Kernen bestehen. Das entsprach einer asymmetrischen Kombination aus einem 8P+12E-Tile und einem beschnittenen 6P+12E-Tile. Der neue Leak spricht stattdessen für zwei identische 8P+12E-Tiles – in Summe 16 P-Kerne, 24 E-Kerne und 4 LP-E-Kerne.

Zwei mehr statt weniger klingt unspektakulär, ist architektonisch aber relevanter als es zunächst wirkt. Symmetrische Tile-Konfigurationen lassen sich in Fertigung, Validierung und interner Produktsegmentierung deutlich einfacher handhaben als asymmetrische Zwischenlösungen. Der Schritt von einem beschnittenen auf ein vollständiges zweites Tile deutet eher auf eine Reifephase der internen Produktplanung hin als auf zufälliges Herumdoktern an Zahlenkolonnen.

Freigesetzte Tiles, mögliche bLLC-Modelle ohne K-Suffix

Aus dem Umbau ergibt sich ein bemerkenswerter Nebeneffekt. Wenn das 6P+12E-Tile für die 44-Kern-SKU nicht mehr gebraucht wird, könnten genau diese Tiles laut Leak-Einordnung von Tom’s Hardware später in separaten, vermutlich gesperrten Modellen auftauchen. Konkret steht im Raum, dass Intel seinen großen Last-Level-Cache bLLC nicht länger ausschließlich für klassische K-Modelle reserviert.

Das wäre für die Marktpositionierung bedeutsam. Seit Monaten wird bLLC als Intels Antwort auf AMDs 3D-V-Cache-Ansatz gehandelt. Würde die Technologie in günstigere oder gelockte SKUs wandern, verlöre sie den Prestige-Charakter und würde stattdessen als breites Wettbewerbsinstrument eingesetzt. Dieser Punkt ist jedoch besonders unsicher, weil er vollständig auf Leak-Interpretation beruht.

Vier Konfigurationen, enorme Cache-Mengen

Nach bisherigem Leak-Stand soll Nova Lake-S in vier Grundkonfigurationen erscheinen: 52 Kerne, mutmaßlich 44 statt 42 Kerne sowie kleinere Single-Tile-Varianten mit 28 und 24 Kernen. Tom’s Hardware nennt für die großen Dual-Tile-Ausführungen bis zu 288 MB bLLC, Single-Tile-Modelle sollen bis zu 144 MB erhalten. Auch diese Werte sind unbestätigt.

Anders als AMDs gestapelter 3D V-Cache würde Intels bLLC nach bisherigem Stand direkt als On-Die- beziehungsweise On-Tile-Ansatz integriert, nicht vertikal gestapelt. Das bietet potenziell Vorteile bei Latenz und Signalführung, macht die Dies aber größer und teurer – ein Kostenfaktor, den Tom’s Hardware ausdrücklich als offene Frage benennt.

Timing bleibt unscharf

Beim Startfenster liefert der Leak keine Sicherheit. Tom’s Hardware nennt grundsätzlich die zweite Jahreshälfte 2026, verweist aber gleichzeitig auf Berichte über eine mögliche Verschiebung ins Jahr 2027. Weder das Kernlayout noch das Markteinführungsfenster sollten aktuell als gesetzt behandelt werden.

Was der Leak unabhängig vom Timing illustriert: Intel bewegt sich mit Nova Lake-S architektonisch in Richtung eines Consumer-Produkts mit HEDT-ähnlichem Denkansatz – zwei große Compute-Tiles, massive Cache-Mengen, voraussichtlich hohe Plattformkosten und eine Segmentierung, die eher nach Kraftdemonstration gegen AMDs Zen-6- und künftige X3D-Ableger aussieht als nach effizientem Mainstream-Desktop.